高周波基板サンプルメーカーインピーダンスシミュレーションからスタックの最適化までのフルチェーン閉ループ設計サポートを提供し、サイクル全体を通して高周波信号伝送の性能保証要件をカバーします。
インピーダンスシミュレーションと正確な制御
フルシーンのインピーダンス計算：シングルエンド50Ωや差動100Ωなどの主流のインピーダンスターゲットをカバーし、マイクロストリップラインやストリップラインなどのさまざまな伝送線路構造に適応し、インピーダンス偏差を事前に±5%以内にロックし、ハイエンドシーンで±2%の超高精度を達成します。
多次元シミュレーション検証: HFSS や Polar SI9000 などのプロフェッショナル ツールを活用し、完全な挿入損失、反射損失シミュレーション、インピーダンス連続性解析を行い、ビア ホールや層変更などの弱い信号リンクを特定し、製造後のインピーダンス不整合によって引き起こされる信号反射の問題を回避します。
測定と校正: 量産プロセスでのベンチマーク用のシミュレーション データベースを確立し、TDR 時間領域反射率計の再テスト メカニズムと組み合わせて、シミュレーション結果が実際の完成品からのインピーダンス偏差の非常に小さな範囲内で確実に制御されるようにします。
-
スタックアーキテクチャのカスタマイズされた最適化 -
フル次元スタッキング構造: 層数と信号速度の要件に従って完全な層レイアウトを行い、コアボード、半硬化シート、銅の厚さ構成を正確に選択し、中心対称の原則に厳密に従って、圧縮反りの問題を回避します。
混合圧縮スキームのコスト最適化: 「クリティカル パス専用」戦略を採用し、コア高周波ユニットには PTFE や Rogers などのハイエンド高周波プレートのみを使用し、その他の領域には FR-4 を使用して、パフォーマンスを確保しながら総合コストを 70% 以上圧縮します。
プロセス適合性の検証: 異種材料の CTE の差を 20 ppm/度以内に厳密に制御し、PTFE と FR-4 の混合圧縮用の特殊接着シートの層間剥離強度が 0.8 N/mm 以上であることを検証し、温度サイクル下での層間剥離のリスクを排除します。
フルプロセス設計をサポート
DFM の製造可能性レビュー: 線幅、線間隔、ホール リング、はんだマスク、およびスプライシングを 1 つずつレビューして、生産上のリスクを事前に明らかにし、設計が性能要件を満たしているにもかかわらず処理できない問題を回避します。
特別な材料の選択と適応: 6G ミリ波、77GHz 車両レーダー、AI コンピューティング クラスターなどのさまざまなシナリオに合わせて、Rogers、Taikangli、およびその他の一連の基板に正確に適合し、Dk/Df パフォーマンスと処理の実現可能性のバランスをとります。
試作のための完全なプロセスエンジニアリングサポート: EQ確認、初品検証から異常閉ループに至るまで、技術チームが試作段階でオンサイトでフォローアップし、同日中に問題処理の提案を提供し、高周波基板の迅速な着地と量産を保証します。