高周波ボードの本質的な「試行錯誤の必要性」により、シミュレーションはオプションから必須へと変わりました。
低周波基板（数MHz～数十MHz、通常FR-4）のロジックは「接続済み」です。配線は理想的な配線に近づき、反射やクロストークによって信号が破壊されることはまだありません。経験に基づいて線幅を計算し、基板を調整することで収束させることができます。
高周波基板を完全に逆にして、配線自体がマイクロ波回路になっています。
配線が伝送線路となる：配線の長さが信号波長の1/10を超えたり、信号速度が1Gbps以上になり、立ち上がりが100ピコ秒レベルに入ると、反射、リンギング、オーバーシュート、クロストーク、タイミングずれ、グランドバウンスなどの影響が現れますが、これらはマルチメータのオン/オフや技術者の経験だけでは判断できません。
材料パラメータは不確実性の最大の原因となっています。通常の FR-4 の誘電率 (Dk) は 4.2 から 4.6 の間で変動し、高周波ではインピーダンスがドリフトします。高周波数範囲では、低損失ボードを使用し、テスト周波数を指定する必要があります (「Dk 3.5 @ 10GHz」など)。損失正接 (Df)、銅箔の粗さ (表皮効果)、およびビア スタブはそれぞれ、チャネルのパフォーマンスを大きく変化させます。
設計と製造の「差」がすべてのマージンを消費します。線幅は設計終了時にデフォルトの Er=4.5 で計算されますが、基板工場で使用される実際の材料は Er=4.2 であり、インピーダンス計算では 5 Ω の差が生じます。ビアによって 0.5 ～ 1 pF の寄生容量が生じる可能性があり、DDR3 レベル信号の立ち上がりエッジが約 10% 遅くなる可能性があります。これらの偏差は図面上では確認できず、シミュレーションのみが事前に明らかにすることができます。
その結果、高頻度プロジェクトが最初にテストされ、修正される前に間違っていることが判明した場合、通常の FR-4 よりも数倍高価な材料、長いサンプリング サイクル、およびマシン全体のデバッグ時間が必要になります。このコストは、注文の利益全体を直接消費する可能性があります。そのため、信号速度が 1 Gbps を超える場合、または立ち上がりエッジが 1 ns 未満の場合は、ボードの実装前にシグナル インテグリティ シミュレーションを一巡する必要があるということで、業界ではコンセンサスが得られています。これにより、シミュレーション機能のない工場は「正しく理解する」という最初の一歩すら踏み出すことができないことが決まります。