1、ストレージおよびコンピューティング統合チップテストボードPCBのコア機能
統合ストレージおよびコンピューティング チップは、ストレージ ユニットとコンピューティング ユニットを深く統合することで、「データ ストレージ処理コンピューティング」の従来の分離モードを打破します。そのテスト要件には、コンピューティング ユニットのコンピューティング能力と精度の検証、ストレージ ユニットの読み書き速度、容量、安定性のテスト、さらに「ストレージ コンピューティング コラボレーション」状態でのデータ送信効率と消費電力制御の評価が含まれます。ストレージおよびコンピューティング統合チップ テスト ボード PCB のコア機能は、次の 3 つの側面を含む上記のテスト要件のサポートを提供します。
信号転送：ストレージおよび演算統合チップと外部テスト装置のピン間の正確な接続を実現し、チップから出力される計算結果、ストレージステータスおよびその他の信号を歪みなくテスト装置に送信し、同時にテスト装置から発行された制御命令をチップに送信します。統合されたストレージおよびコンピューティング チップの高周波信号と並列データ伝送の要件に対応するには、信号伝送の完全性を確保し、信号の反射やクロストークによって引き起こされるテスト データの偏差を回避する必要があります。
電源サポート: 複数の電源回路は、さまざまな動作モード (純粋ストレージ モード、純粋コンピューティング モード、およびストレージ コンピューティング協調モード) での消費電力の違いに応じて、統合ストレージおよびコンピューティング チップのさまざまなモジュールの電圧要件に一致するように構成されています。電源プレーンのレイアウトとフィルタリング構成を最適化することで、電源ノイズを抑制し、テスト中のチップへの安定した電源供給を確保し、テスト結果の信頼性に対する電源変動の影響を回避します。
マルチ シナリオ テストの適応: エッジ コンピューティング、AI 推論、データセンター、その他のアプリケーション シナリオにおけるメモリ コンピューティング統合チップのパフォーマンス要件を組み合わせ、テスト インターフェースと拡張ポイントを予約し、チップのコンピューティング能力、消費電力、遅延、ストレージ帯域幅などの多次元パラメータ テストをサポートします。{0}さまざまな仕様の放熱モジュールと同時に互換性があり、さまざまな放熱条件下でチップの動作状態をシミュレートし、テスト結果が実際のアプリケーションシナリオをカバーしていることを確認します。
2、ストレージおよびコンピューティング統合チップテストボードPCBの性能保証
ストレージおよびコンピューティング統合チップのテスト データの精度は、チップが設計目標を満たしているかどうかを直接決定します。テストボード PCB は、次の性能特性を通じて、高精度のテストと安定した動作の要件を満たす必要があります。-
信号整合性の保証: ストレージ コンピューティング統合チップの「ストレージ コンピューティング コラボレーション」中のデータ送信は、主に高速並列信号です。- PCB配線内で信号が減衰したり遅延したりすると、試験装置の受信信号とチップの実際の出力信号にずれが生じ、チップの性能判定に影響を与えます。したがって、テストボードPCBは、高いガラス転移温度、低誘電損失基板を使用し、配線長とインピーダンスマッチングを制御し、信号反射とクロストークを低減し、高速信号伝送の完全性を確保する必要があります。
電源完全性の保証: 動作中に統合チップの計算ユニットと記憶ユニットによって生成される瞬間的な電流変動は、電源プレーンの高インピーダンスに遭遇すると、電圧変動を引き起こし、チップの論理レベルの安定性に影響を与え、さらにはテスト中にチップの誤動作につながる可能性があります。テストボード PCB は、電源プレーンの面積を増やし、電源プレーンとグランド プレーンのレイアウトを最適化することで、電源インピーダンスを低減し、電源ノイズを抑制し、安定したチップ電源供給を確保します。
機械的安定性の保証：テストプロセス中、テストボードPCBはテスト治具とチップヒートシンクを使用して何度も組み立ておよび分解する必要があり、温度変化に直面する可能性があります。基板の構造強度不足による溶接点の亀裂やワイヤの断線を回避するには、基板を厚くし、強化フレームや金属支持構造を追加し、高温耐性のソルダー レジストとパッドの材料を選択して、頻繁な動作や温度変化下でも基板の機械的安定性を確保する必要があります。-
3、ストレージおよびコンピューティング統合チップテストボードPCBの主要なプロセスポイント
ストレージとコンピューティングの統合チップテストボード PCB の製造プロセスは、そのテストの信頼性に直接影響します。大量生産および使用中は、次のプロセスステップを注意深く制御する必要があります。
パッド プロセス: ストレージおよびコンピューティング統合チップの高密度パッケージングの狭いピン間隔特性に対応して、パッド サイズの偏差を厳密に制御する必要があり、鉛フリーの錫スプレーや金の蒸着などの表面処理プロセスが使用されます。-浸漬金プロセスにより、パッドの酸化耐性と接続信頼性が向上し、パッドの酸化によるチップと基板間の接触不良を回避し、信号伝送と電源の安定性を確保できます。
ビアプロセス: 多層配線を実現するには、ビアを介して異なる層間の信号と電源を接続する必要があります。{0}高速信号配線の場合、ビアを介した寄生インダクタンスと寄生容量が信号の完全性に影響を与える可能性があります。ビアからの信号への干渉を減らし、基板の厚さを減らすために、従来のビアの代わりにブラインド ホールと埋め込みホールを使用する必要があります。スルーホールの導電率低下による試験の中断を避けるために、スルーホールの直径と壁の厚さを厳密に管理する必要があります。-
テストプロセス: 工場出荷前に外観検査と電気的性能テストが必要です。外観検査では、基板表面の傷、はんだマスクの剥がれ、はんだパッドの変形などの欠陥がないかを検査します。電気的性能テストでは、専門的な機器を使用して基板本体の導電性、絶縁、インピーダンスの整合性を検証します。統合ストレージおよびコンピューティング チップのテスト要件に応じて、長期使用シナリオにおけるボードの信頼性を検証し、テスト サイクル中の安定したパフォーマンスを確保するために、高温高湿環境テストと振動テストを実施する必要があります。-