1.1 スタブの形成
スルー ホールは、多層 PCB の層間相互接続を実現するための基本構造であり、従来のメッキ スルー ホール (PTH) は基板の厚さ全体を貫通します。高速信号が特定の層間でのみ伝送される場合、信号伝送に関与しないビア内の浮遊銅壁セグメントはスタブを形成します。これは、オープン端子を備えた平行な短い線と同等です。
12 層基板を例にとると、信号が L1 から L6 に変化すると、L7 ～ L12 のビアホールの銅壁は長さ約 0.8mm の残留杭になります。
1.2 共鳴効果の定量的法則
残留杭の主な危険は、特定の周波数での λ/4 直列共振の生成であり、これはその周波数帯域内のすべての信号エネルギーを反射します。
共振周波数の式は f=c/(4 × L × √ ε r) です。ここで、c は光速、L は残留パイルの長さ、ε r はプレートの誘電率です。
FR-4基板（ε r ≈ 3.8~4.2） 実験計算：f (GHz) ≈ 80/L (mm)
典型的な共振点は以下に対応します。
残杭100mil(2.54mm)→約3.5GHzで共振
残杭50mil(1.27mm)→約7GHzで共振
残杭20mil(0.5mm)→約17.5GHzで共振
残杭10mm(0.25mm)→約35GHzで共振
1.3 シグナルインテグリティに対する具体的な影響
インピーダンスの突然変異: 残留パイルにより 0.3 ～ 0.8pF の追加の寄生容量が導入され、ビアのインピーダンスがターゲットの 50 Ω から 35 ～ 45 Ω に低下し、最大 ± 15% の変動が生じます。
反射とリターンロスの劣化: 共振点のS11は-8~-10dBまで劣化し、信号反射は30%を超えます。
挿入損失の大幅な増加: 10GHz 周波数帯域の挿入損失は 3 ～ 5 dB 増加する可能性があり、追加の信号損失が 100 mil の残留パイルで 25%、200 mil で最大 50% 増加します。
アイ ダイアグラム クロージャーとジッター: 25Gbps 信号のアイ高さは 40% 削減でき、確定的ジッターは 20 ～ 30 ps 増加できます。
モード変換とクロストーク: 残留パイル インピーダンスの不連続により TE11 モードから TM01 モードへの変換が引き起こされ、隣接チャネル クロストークが 12% 以上増加します。
複数の残存杭の累積効果: 20 ミルの短い残存杭 4 本の影響は、長さ 60 ミルの残存杭 1 本の影響よりもはるかに大きくなります。リンク内の貫通穴が多いほど、残留杭の累積劣化は指数関数的に増加します。
さまざまなアプリケーションシナリオに対する特別な要件
圧着コネクタビア: 圧着穴の壁の長さを十分に確保する必要があり (通常、圧着ピンの挿入深さ+12ミルの安全マージン以上)、バック ドリルが圧着領域の機械的固定構造を損傷してはなりません。
DDR5/DDR6 メモリ インターフェイス: アドレス/コマンド/クロック ライン残余は 8mil 以内に制御する必要があり、データ ライン残余は 10mil 以内に制御する必要がある
RF/ミリ波回路: 10GHz を超える RF 信号の場合は残留パイル 5mil 以下、30GHz を超えるミリ波アプリケーションの場合は残留パイル 2mil 以下、シールドを介して接地と調整する必要があります
BGA ファンアウト領域: コモンモード変換を避けるため、2 つのビアの差動ペアは、同じ層のインとアウト、同じ開口部、同じはんだパッド、同じ逆はんだパッド、同じバックドリル深さで厳密に対称である必要があります。