高周波 PCB 回路基板の信号損失の問題を解決するには、誘電損失や導体損失などの高周波固有の損失を目標範囲内に制御するために、材料の選択、設計の最適化、プロセス制御という 3 つのコアの要素を同時に実装する必要があります。{0}
コア材料の選定とロス低減計画
低損失基板の選択: 通常の FR-4 (Df 0.02 以上) を置き換えてルートからの誘電損失を低減するには、Rogers RO4350B や PTFE シリーズ プレートなどの Df 値が 0.005 以下の高周波基板が推奨されます。
銅箔粗さの制御：低プロファイル銅箔（HVLP）を使用し、表面粗さを0.2μm以内に制御することで、ミリ波帯の表皮効果による導体損失を30％以上低減できます。
材料安定性パラメータのマッチング: 追加の信号損失につながる可能性がある、湿気の多い環境や温度変動による誘電率の突然の変化を避けるために、± 0.1 以下の Dk 許容差と 0.1% 未満の吸水率を持つボードを選択します。
回路設計の最適化と損失削減スキーム
厳密なインピーダンスマッチング: 電磁シミュレーションを通じて線幅、線間隔、誘電体の厚さを正確に計算することで、50 Ωシングルエンドや100 Ω差動などのターゲットインピーダンスの継続的な制御を実現でき、信号反射による電力損失を避けるためにインピーダンス許容差は±10%以内に制御されます。
配線構造の最適化: 高周波信号線はできるだけ短く真っ直ぐにし、直角のコーナーではなく 45 度または円弧のコーナーを使用して、コーナーでの追加のインダクタンスによって引き起こされる信号の歪みを軽減します。高周波信号を完全なグランド プレーンの近くの内層に配置し、グランド プレーン シールドを使用して放射損失を低減します。-
接地と還流設計の改善: 多点接地技術を採用して、高周波電流に低インピーダンスの還流経路を提供し、接地電位の変動によって引き起こされる追加の損失を回避します。-チップの電源ピンの近くにデカップリング コンデンサを配置して、電源ライン上の高周波ノイズを除去します。-
製造工程管理とロス削減計画
ラインの精度を厳密に管理します。ラインの幅と間隔の公差が±0.5mil以内に管理されるようにし、ラインインピーダンスの突然の変化を回避し、信号伝送中の局所損失を低減します。
層間アライメントの最適化: 多層基板の層間アライメント偏差は ± 2mil 以内に制御され、信号層とリファレンス グランド プレーン間のオーバーラップを確保し、リファレンス プレーンのオフセットによって引き起こされるインピーダンスの不連続を回避します。
低損失の表面処理: 厚い酸化物層や粗度の高い表面による高周波範囲での追加の導体損失の発生を避けるために、銀や金の蒸着など、表面粗度の低い表面処理プロセスを優先する必要があります。